掩模版、光刻裝置和用于制造掩模版的方法

1.本公開一般地涉及光刻技術領域，更具體地，涉及一種掩模版、光刻裝置和用于制造掩模版的方法。


背景技術：

2.在光刻技術中，通常使用掩模版來形成圖案化的結構。然而，一旦掩模版被制成，其中的圖案就不容易再被更改。并且，如果掩模版中存在缺陷或者在掩模版的使用過程中引入了缺陷，也難以再對這些缺陷進行修復。此外，掩模版通常還具有很高的成本。上述這些因素都會導致采用掩模版生產的芯片的成本升高、掩模版缺陷監測帶來工藝的繁瑣。因此，芯片生產技術存在對于新的掩模版的需求。


技術實現要素：

3.本公開的目的在于提供一種掩模版、光刻裝置和用于制造掩模版的方法。
4.根據本公開的第一方面，提供了一種掩模版，所述掩模版包括：電解反應層，所述電解反應層中的金屬元素被配置為處于沉積金屬狀態或溶解離子狀態；第一控制電路層，所述第一控制電路層設于所述電解反應層的第一側上，且所述第一控制電路層包括多個第一控制電極；以及第二控制電路層，所述第二控制電路層設于所述電解反應層的與第一側相對的第二側上，且所述第二控制電路層包括多個第二控制電極；其中，所述掩模版中的像素區域的透光狀態被配置為由所述像素區域中包含的第一控制電極的至少一部分和第二控制電極的至少一部分之間的控制電壓決定，所述控制電壓通過控制所述電解反應層中的金屬的沉積量來控制所述像素區域的透光狀態。
5.在一些實施例中，所述掩模版還包括：基板，所述第一控制電路層、所述電解反應層和所述第二控制電路層依次沉積在所述基板上。
6.在一些實施例中，所述基板包括石英和氟化鈣中的至少一者。
7.在一些實施例中，所述電解反應層包括：電解質層；第一電解材料層，所述第一電解材料層設于所述第一控制電路層與所述電解質層之間；以及第二電解材料層，所述第二電解材料層設于所述電解質層與所述第二控制電路層之間。
8.在一些實施例中，所述電解質層包括銅-鉛電解質。
9.在一些實施例中，所述電解質層包括高氯酸鉛、氯化銅、高氯酸銅和高氯酸鋰。
10.在一些實施例中，所述電解質層包括銅-銀電解質。
11.在一些實施例中，所述電解質層包括高氯酸銅、高氯酸銀和氯化鋰。
12.在一些實施例中，所述電解質層包括固體電解質；或所述電解質層包括液體電解質。
13.在一些實施例中，所述第一電解材料層和所述第二電解材料層中的一者包括導電金剛石、氧化銦錫或由鉑納米顆粒修飾的氧化銦錫。
14.在一些實施例中，所述第一電解材料層和所述第二電解材料層中的另一者包括
鉑。
15.在一些實施例中，所述電解質層包括呈連續薄膜狀的電解質材料；所述第一電解材料層包括呈連續薄膜狀的第一電解材料；和/或所述第二電解材料層包括呈連續薄膜狀的第二電解材料。
16.在一些實施例中，所述電解質層包括呈陣列狀排布的多個電解質材料塊，且所述掩模版中的每個像素區域包括一個或多個電解質材料塊；所述第一電解材料層包括呈陣列狀排布的多個第一電解材料塊，且所述掩模版中的每個像素區域包括一個或多個第一電解材料塊；和/或所述第二電解材料層包括呈陣列狀排布的多個第二電解材料塊，且所述掩模版中的每個像素區域包括一個或多個第二電解材料塊。
17.在一些實施例中，所述多個第一控制電極中的每個第一控制電極分別經由相應的第一開關器件連接到控制電源的第一極；以及所述多個第二控制電極中的每個第二控制電極分別經由相應的第二開關器件連接到所述控制電源的第二極。
18.在一些實施例中，每個第一控制電極分別被配置為接收第一控制信號，且每個第二控制電極分別被配置為接收第二控制信號，以控制其中包含重疊的第一控制電極的至少一部分和第二控制電極的至少一部分的像素區域的透光狀態。
19.在一些實施例中，所述第一控制電極為沿第一方向延伸的第一條狀電極，且所述多個第一控制電極彼此電隔離地排列在所述第一控制電路層中；以及所述第二控制電極為沿垂直于第一方向的第二方向延伸的第二條狀電極，且所述多個第二控制電極彼此電隔離地排列在所述第二控制電路層中。
20.在一些實施例中，所述掩模版中的每個像素區域包括一個第一控制電極的至少一部分和一個第二控制電極的至少一部分。
21.在一些實施例中，所述掩模版中的每個像素區域包括多于一個第一控制電極的至少一部分和多于一個第二控制電極的至少一部分。
22.在一些實施例中，所述第一控制電路層中的被第一控制電極所占據的區域面積與未被第一控制電極所占據的區域面積的比例為100％～1000％；和/或所述第二控制電路層中的被第二控制電極所占據的區域面積與未被第二控制電極所占據的區域面積的比例為100％～1000％。
23.在一些實施例中，所述第一控制電路層中的被第一控制電極所占據的區域面積與未被第一控制電極所占據的區域面積的比例等于所述第二控制電路層中的被第二控制電極所占據的區域面積與未被第二控制電極所占據的區域面積的比例。
24.在一些實施例中，所述第一控制電路層中的多個第一控制電極周期性地排列；和/或所述第二控制電路層中的多個第二控制電極周期性地排列。
25.在一些實施例中，所述第一控制電路層中的多個第一控制電極的排列周期為50nm～50μm；和/或所述第二控制電路層中的多個第二控制電極的排列周期為50nm～50μm。
26.在一些實施例中，所述第一控制電路層中的多個第一控制電極的排列周期等于所述第二控制電路層中的多個第二控制電極的排列周期。
27.在一些實施例中，所述第一控制電極包括氧化銦錫、鋁摻雜的氧化鋅、導電金剛石和導電氮化鋁中的至少一者；和/或所述第二控制電極包括氧化銦錫、鋁摻雜的氧化鋅、導電金剛石和導電氮化鋁中的至少一者。
28.在一些實施例中，所述第一控制電路層的厚度為10nm～100nm；和/或所述第二控制電路層的厚度為10nm～100nm。
29.在一些實施例中，所述第一控制電極的電阻率小于所述電解反應層的電阻率；以及所述第二控制電極的電阻率小于所述電解反應層的電阻率。
30.在一些實施例中，所述電解反應層、所述第一控制電路層和所述第二控制電路層的總厚度在100μm以下。
31.根據本公開的第二方面，提供了一種光刻裝置，所述光刻裝置包括：如上所述的掩模版；以及控制模塊，所述控制模塊被配置為根據版圖產生分別施加到所述多個第一控制電極的多個第一控制信號和所述多個第二控制電極的多個第二控制信號，以使得所述掩模版中的像素區域的透光狀態與所述版圖相對應。
32.根據本公開的第三方面，提供了一種用于制造掩模版的方法，所述方法包括：提供基板；在所述基板上形成圖案化的第一控制電路層，所述第一控制電路層包括多個第一控制電極；在所述第一控制電路層上形成電解反應層；以及在所述電解反應層上形成圖案化的第二控制電路層，所述第二控制電路層包括多個第二控制電極；其中，所述掩模版中的像素區域的透光狀態被配置為由所述像素區域中包含的第一控制電極的至少一部分和第二控制電極的至少一部分之間的控制電壓決定，所述控制電壓通過控制所述電解反應層中的金屬的沉積量來控制所述像素區域的透光狀態。
33.在一些實施例中，在所述第一控制電路層上形成電解反應層包括：依次將第一電解材料層、電解質層和第二電解材料層層壓在一起以形成所述電解反應層；以及將所述電解反應層形成在所述第一控制電路層上，其中，所述第一電解材料層位于所述第一控制電路層與所述電解質層之間。
34.在一些實施例中，在所述第一控制電路層上形成電解反應層包括：在所述第一控制電路層上形成第一電解材料層；在所述第一電解材料層上形成電解質層；以及在所述電解質層上形成第二電解材料層。
附圖說明
35.構成說明書的一部分的附圖描述了本公開的實施例，并且連同說明書一起用于解釋本公開的原理。
36.參照附圖，根據下面的詳細描述，可以更加清楚地理解本公開，其中：
37.圖1是根據本公開的一示例性實施例的掩模版的結構示意圖；
38.圖2是根據本公開的一示例性實施例的包含第一控制電路層和第二控制電路層的控制電路示意圖；
39.圖3是調節掩模版的像素區域的透光狀態的控制電路的一狀態示意圖；
40.圖4是在圖3的控制電路的狀態下掩模版的像素區域的透光狀態的示意圖；
41.圖5是調節掩模版的像素區域的透光狀態的控制電路的另一狀態示意圖；
42.圖6是在圖5的控制電路的狀態下掩模版的像素區域的透光狀態的示意圖；
43.圖7是根據本公開的一示例性實施例的光刻裝置的結構示意圖；
44.圖8是根據本公開的一示例性實施例的用于制造掩模版的方法的流程示意圖。
具體實施方式
45.以下將參照附圖描述本公開，其中的附圖示出了本公開的若干實施例。然而應當理解的是，本公開可以以多種不同的方式呈現出來，并不局限于下文描述的實施例；事實上，下文描述的實施例旨在使本公開的公開更為完整，并向本領域技術人員充分說明本公開的保護范圍。還應當理解的是，本文公開的實施例能夠以各種方式進行組合，從而提供更多額外的實施例。
46.應當理解的是，在所有附圖中，相同的附圖標記表示相同的元件。在附圖中，為清楚起見，某些特征的尺寸可以進行變更。
47.應當理解的是，說明書中的用辭僅用于描述特定的實施例，并不旨在限定本公開。說明書使用的所有術語(包括技術術語和科學術語)除非另外定義，均具有本領域技術人員通常理解的含義。為簡明和/或清楚起見，公知的功能或結構可以不再詳細說明。
48.說明書使用的用辭“包括”、“包含”和“含有”表示存在所聲稱的特征，但并不排斥存在一個或多個其它特征。說明書使用的用辭“和/或”包括相關列出項中的一個或多個的任意和全部組合。說明書使用的用辭“在x和y之間”和“在大約x和y之間”應當解釋為包括x和y。本說明書使用的用辭“在大約x和y之間”的意思是“在大約x和大約y之間”，并且本說明書使用的用辭“從大約x至y”的意思是“從大約x至大約y”。
49.在說明書中，稱一個元件位于另一元件“上”、“附接”至另一元件、“連接”至另一元件、“耦合”至另一元件、或“接觸”另一元件等時，該元件可以直接位于另一元件上、附接至另一元件、連接至另一元件、聯接至另一元件或接觸另一元件，或者可以存在中間元件。相對照的是，稱一個元件“直接”位于另一元件“上”、“直接附接”至另一元件、“直接連接”至另一元件、“直接耦合”至另一元件或、或“直接接觸”另一元件時，將不存在中間元件。在說明書中，一個特征布置成與另一特征“相鄰”，可以指一個特征具有與相鄰特征重疊的部分或者位于相鄰特征上方或下方的部分。
50.在說明書中，諸如“上”、“下”、“左”、“右”、“前”、“后”、“高”、“低”等的空間關系用辭可以說明一個特征與另一特征在附圖中的關系。應當理解的是，空間關系用辭除了包含附圖所示的方位之外，還包含裝置在使用或操作中的不同方位。例如，在附圖中的裝置倒轉時，原先描述為在其它特征“下方”的特征，此時可以描述為在其它特征的“上方”。裝置還可以以其它方式定向(旋轉90度或在其它方位)，此時將相應地解釋相對空間關系。
51.在微納米器件的研究以及半導體芯片的生產工藝中，通常使用基于掩模版的光刻技術來形成期望的器件或芯片結構。為了形成期望的結構，可以根據所要加工的器件或芯片的版圖、按照相應的工藝步驟來預先制造一個或多個掩模版，每個掩模版上的圖案可以對應于版圖中的一個圖層或者對應于能夠在同一步驟中制備的多個圖層。通常，掩模版可以包括能夠使用于讓抗刻蝕劑(光刻膠)的性質發生改變的紫外光等透過的基板(例如，石英玻璃)和沉積在基板上的、用來阻止上述紫外光透過的鍍膜(例如，金屬鉻膜)。
52.在一種制造掩模版的方法中，可以在石英玻璃上依次沉積數十納米厚的鉻膜和位于鉻膜上的抗刻蝕劑，然后采用激光直寫或電子束曝光的方式在抗刻蝕劑上形成所需的圖案，之后濕法刻蝕或干法刻蝕從抗刻蝕劑中暴露出的鉻，以在鉻膜上形成與期望的結構對應的圖案。其中，激光直寫的方式通常用于形成最小線寬在300nm以上的掩模版，而電子束曝光的方式可以用來形成最小線寬小于300nm的掩模版。
53.采用上述制備方式，單張掩模版的成本大約在數萬美元，而用于完整的器件或芯片生產工藝的整套掩模版的成本可能高達數百萬美元。并且，這樣的掩模版一旦被制成，其結構就很難再被更改。在傳統的應用場景中，包括中央處理器(cpu)、動態隨機存取存儲器(dram)、閃存等芯片的單批次批量通常在數百萬甚至上億的量級，因此可以很好地分攤制造掩模版的成本，從而使得基于掩模版的光刻工藝能夠廣泛地應用在這些器件或芯片的制造生產中。然而，隨著物聯網、人工智能、個性化生命健康等產業的發展，目前越來越多地涉及小批量器件或芯片的生產，這些器件或芯片的數量可能只有幾萬個或甚至更少。如果預先制備掩模版、再基于掩模版來生產這些器件或芯片，很難通過足夠的器件或芯片數量來分攤制造掩模版的成本，導致器件或芯片成本的大幅升高。另外，如果采用激光直寫的方式來直接制造這些器件或芯片，一方面其產率很低，難以滿足量產的需求，另一方面激光直寫的大約300nm的最小線寬也限制了通過縮微器件的方式來提高芯片的集成度、性能和降低芯片的成本。類似地，如果采用電子束曝光的方式來直接制造這些器件或芯片，雖然可以制造出更小尺寸和更高集成度的器件或芯片，但其產率依然極低，難以滿足生產要求，且工藝成本也很高，阻礙了器件和芯片的市場滲透。
54.此外，掩模版中存在的缺陷也可能導致生產器件或芯片的成本的大幅增加。具體而言，如果掩模版中存在小的缺陷，則需要花費時間來進行缺陷的探測和修復；而如果掩模版中存在大的缺陷，則可能不得不廢棄整張掩模版。
55.為了解決上述問題，滿足小批量芯片的生產和相關產品向高集成度發展的需求，使得未來物聯網、人工智能等技術能夠具有更好的社會滲透度，本公開提出了一種可編程、可擦寫以重復使用的數字化光刻掩模版。在這樣的掩模版中，可以通過控制電解反應層中金屬元素的沉積狀態來改變掩模版中的相應的像素區域的透光狀態，使得同一塊掩模版上的圖案可以根據需要發生變化，從而實現掩模版的重復利用，進而降低器件或芯片的生產成本。
56.在本公開的一示例性實施例中，如圖1所示，掩模版可以包括電解反應層110、第一控制電路層120和第二控制電路層130。
57.其中，電解反應層110中的金屬元素可以被配置為處于沉積金屬狀態或溶解離子狀態。在一般情況下，當所沉積的金屬的厚度達到幾十納米以上，例如20～100nm或50～100nm時，就足以阻擋用來使抗刻蝕劑發生變化的紫外光等曝光光束，換句話說，掩模版中的沉積了金屬的相應區域將處于非透光狀態。另外，當電解反應層110中的金屬元素處于溶解離子狀態時，沉積在掩模版的相應區域中的金屬的量變少甚至變為沒有，因而該區域可以處于透光狀態，以使用來讓抗刻蝕劑發生變化的紫外光等通過，所通過的紫外光可以曝光器件或芯片的相應區域中的抗刻蝕劑，以幫助形成期望的器件或芯片結構。
58.在一些實施例中，如圖1所示，電解反應層110可以包括電解質層111、第一電解材料層112和第二電解材料層113。當金屬元素處于溶解離子狀態時，其可以在電解質層111中移動。通過施加電場，可以使金屬離子在電解質層111中按照期望的方向移動，進而沉積到相應的第一電解材料層112或第二電解材料層113上，以形成掩模版中的非透光區域。此外，也可以通過施加反向電場使沉積在第一電解材料層112或第二電解材料層113上的金屬溶解為電解質層111中的金屬離子，以形成掩模版中的透光區域。
59.如圖1所示，第一電解材料層112可以設于第一控制電路層120與電解質層111之
間，而第二電解材料層113可以設于電解質層111與第二控制電路層130之間。在第一控制電路層120和第二控制電路層130的共同作用下，可以控制施加到電解反應層110中的各像素區域的電場，進而改變相應的像素區域的透光狀態，如后文中將詳細描述的。
60.在一些實施例中，電解反應層110可以是基于雙金屬體系的，以具有較好的穩定性，使掩模版可以經歷多次狀態變化而不被損壞。例如，在基于雙金屬體系電解反應層的掩模版中，可以在5000次可逆電鍍后，依然具有超過6的透光對比度(透光狀態下的透光率/不透光狀態下的透光率)。
61.在一具體示例中，電解反應層110可以是基于銅-鉛(cu-pb)電解體系的。具體地，電解質層111可以包括cu-pb電解質，例如包括高氯酸鉛(pb(clo4)2)、氯化銅(cucl2)、高氯酸銅(cu(clo4)2)和高氯酸鋰(liclo4)。
62.在另一具體示例中，電解反應層110可以是基于銅-銀(cu-ag)電解體系的。具體地，電解質層111可以包括cu-ag電解質，例如包括高氯酸銅(cu(clo4)2)、高氯酸銀(agclo4)和氯化鋰(licl)。
63.然而，可以理解的是，在其他實施例中，電解反應層110也可以是基于其他金屬的沉積和溶解的，在此不作限制。
64.在本公開的一些實施例中，掩模版中的電解質層111可以呈固態或液態，換句話說，電解質層111可以包括固體電解質或者液體電解質。在電解質層111為固體電解質的情況下，當移除了施加到掩模版上的電場之后，仍然可以很好地限制其中金屬元素的移動，因而掩模版的透光區域和非透光區域也可以被很好地保持。而在電解質層111為液體電解質的情況下，當移除了施加到掩模版上的電場之后，掩模版的透光區域和非透光區域可能發生緩慢的變化，其穩定性相應變差(但可以理解的是，即使穩定性較差，在通常情況下也是可以滿足光刻需求的)。然而同時，在電解質層111為液體電解質的情況下，在產生掩模版上的相應的透光區域和非透光區域的過程中，金屬元素可以在液體電解質中更快地移動，從而更快地實現透光狀態與非透光狀態之間的轉換。在實際應用中，可以根據需求來選擇相應的電解質層。
65.在一些實施例中，可以使用對用于光刻的紫外光等透光且具有一定導電性的材料來形成電解反應層110中的第一電解材料層112和第二電解材料層113。在一具體示例中，第一電解材料層112和第二電解材料層113中的一者可以包括導電金剛石、氧化銦錫(ito)或由鉑(pt)納米顆粒修飾的ito。其中，導電金剛石對193～405nm波段內的紫外光是透明的，因此可以用在基于上述波段的紫外光曝光的掩模版中；而ito對于360～405nm范圍內的紫外光是透光的，對更小波長的紫外光具有一定的阻擋作用，因此可以用在基于360～405nm波段的紫外光曝光的掩模版中。進一步地，通過采用pt納米顆粒來修飾ito，可以使金屬更均勻地沉積在相應的電解材料層上，進而使掩模版中形成的各個非透光區域對光的阻擋更均勻。此外，第一電解材料層112和第二電解材料層113中的另一者可以包括鉑(pt)，以形成對電極。當金屬的厚度足夠低(例如，10nm左右)時，可以有較好的透光性，以避免對紫外光造成阻擋。
66.在本公開的一些實施例中，電解反應層110可以呈連續薄膜狀。具體而言，電解反應層110中的電解質層111可以包括呈連續薄膜狀的電解質材料，第一電解材料層112可以包括呈連續薄膜狀的第一電解材料，且第二電解材料層113可以包括呈連續薄膜狀的第二
電解材料。連續薄膜狀的電解反應層110易于被制備在掩模版中，在制造掩模版的過程中也不存在與掩模版中的其他部件(例如，第一控制電路層120中的第一控制電極121和第二控制電路層130中的第二控制電極131)進行對準的問題，因此能夠有效地降低掩模版的成本。此外，可以通過采用具有較大電阻率的材料來避免電解反應層110中相鄰區域之間的電場干擾，從而能夠獨立地控制各個區域的透光狀態。
67.然而，在另一些實施例中，為了進一步增強掩模版中各個像素區域之間的隔離性，避免相鄰像素區域之間電場的干擾，使每個像素區域內的金屬元素僅僅或基本上是被施加到該像素區域中的電場獨立控制的，電解反應層110中的一層或多層也可以被設置為呈陣列狀(例如，呈矩形陣列狀)排布的多個塊，且掩模版中的每個像素區域可以包括一個或多個相鄰的塊(例如，每個像素區域包括一個塊，或者每個像素區域包括2x2共四個彼此相鄰的塊等)。具體而言，電解質層111可以包括呈陣列狀排布的多個電解質材料塊，且掩模版中的每個像素區域可以包括一個或多個電解質材料塊；和/或第一電解材料層112可以包括呈陣列狀排布的多個第一電解材料塊，且掩模版中的每個像素區域可以包括一個或多個第一電解材料塊；和/或第二電解材料層113可以包括呈陣列狀排布的多個第二電解材料塊，且掩模版中的每個像素區域可以包括一個或多個第二電解材料塊。然而，在這種情況下，在制備掩模版的過程中，通常需要考慮電解反應層110內部各層或電解反應層110與掩模版中的其他部件(例如，第一控制電路層120中的第一控制電極121和第二控制電路層130中的第二控制電極131)之間的對準問題，因而可能導致掩模版成本的上升。
68.如圖1、圖2、圖3和圖5所示，為了控制掩模版中的各個像素區域的透光狀態，可以采用類似于數碼相機中的電荷耦合器件(ccd)驅動電路或顯示器中的顯示驅動電路的控制電路來實現。具體而言，第一控制電路層120可以設于電解反應層110的第一側上，且第一控制電路層120可以包括多個第一控制電極121。類似地，第二控制電路層130可以設于電解反應層110的與第一側相對的第二側上，且第二控制電路層130可以包括多個第二控制電極131。第一控制電極121和第二控制電極131中的一者類似于ccd驅動電路或顯示驅動電路中的掃描線，而另一者類似于ccd驅動電路或顯示驅動電路中的數據線。其中，每個第一控制電極121的至少一部分可以在掩模版的厚度方向上與相應的一個第二控制電極131的至少一部分重疊，這樣，掩模版的在第一控制電極121與第二控制電極131的交叉點區域就被該第一控制電極121與該第二控制電極131之間的電場所控制，即這個交叉點處的電解質層111中的金屬元素可以在上述電場的作用下移動，它們沉積在第一電解材料層112或第二電解材料層113上，或者從第一電解材料層111或第二電解材料層113上脫離并溶解到電解質層111中，進而改變該交叉點處的透光狀態。換句話說，掩模版中的像素區域的透光狀態可以被配置為由像素區域中包含的第一控制電極121的至少一部分和第二控制電極131的至少一部分之間的控制電壓決定，或者說由像素區域中包含的第一控制電極121的至少一部分和第二控制電極131的至少一部分之間的控制電壓的加載歷史決定，第一控制電極121的這部分和第二控制電極131的這部分在掩模版的厚度方向上是重疊的，控制電壓通過控制電解反應層110中的金屬的沉積量來控制像素區域的透光狀態。
69.在一些實施例中，每個交叉點區域可以形成為一個像素區域(例如，圖4和圖6中所示的每個最小陰影區域可以被視為一個處于非透光狀態下的像素區域)。換句話說，掩模版中的每個像素區域可以包括一個第一控制電極的至少一部分和一個第二控制電極的至少
一部分(例如，包括彼此重疊的第一控制電極的一部分和第二控制電極的一部分)?；蛘?，在另一些實施例中，可以由彼此相鄰的多個交叉點區域共同形成一個像素區域(例如，如圖4和圖6所示，包括四個交叉點區域、且由虛線框表示的一個區域可以被視為一個處于非透光狀態的像素區域)。換句話說，掩模版中的每個像素區域可以包括多于一個第一控制電極的至少一部分和多于一個第二控制電極的至少一部分(例如，包括兩個第一控制電極中各個第一控制電極的一部分和兩個第二控制電極中各個第二控制電極的一部分)。
70.在一些實施例中，如圖2、圖3和圖5所示，多個第一控制電極(h1、h2、h3和h4)中的每個第一控制電極可以分別經由相應的第一開關器件(sh1、sh2、sh3和sh4)連接到控制電源的第一極(例如圖中所示的陰極)，而多個第二控制電極(v1、v2、v3和v4)中的每個第二控制電極可以分別經由相應的第二開關器件(sv1、sv2、sv3和sv4)連接到控制電源的第二極(例如圖中所示的陽極)。這樣，可以通過控制每個開關器件的斷開或閉合狀態來控制施加到每個控制電極上的電壓，進而控制掩模版中的相應像素區域的透光狀態。此外，如上文所述的，在電解反應層110中，即使所施加的外界電場被移除，相應區域中的金屬元素的溶解或沉積狀態仍然可以被保持，因此可以通過逐步控制一個或多個第一開關器件以及一個或多個第二開關器件的方式來控制掩模版中的每個像素區域的透光狀態。其中，開關器件可以包括場效應晶體管等器件，在此不作限制。在一些實施例中，開關器件可以被共同設置在掩模版的控制電路層中?；蛘?，在另一些實施例中，開關器件可以被設置在掩模版外，以避免對掩模版上各個像素區域的透光狀態造成干擾。如下文所述的，在一些實施例中，也可以直接對各個控制電極施加相應的控制信號，而省去開關器件。
71.在一具體示例中，如圖3至圖6所示，如果期望在掩模版上形成圖6所示的非透光區域(圖中所示的陰影部分)，那么可以分成兩個步驟來完成。
72.首先，如圖3所示，通過閉合開關器件sh1、sh2、sv1和sv2并斷開開關器件sh3、sh4、sv3和sv4，使第一控制電極h1和第二控制電極v1的交叉區域中被施加有從第二控制電極v1指向第一控制電極h1的電場，相應地，該區域的電解質層111中的金屬離子將向第一控制電極h1移動，進而沉積在該區域的第一電解材料層112上，這樣，掩模版的第一控制電極h1和第二控制電極v1的交叉區域將處于非透光狀態。類似地，第一控制電極h1與第二控制電極v2的交叉區域、第一控制電極h2與第二控制電極v1的交叉區域以及第一控制電極h2與第二控制電極v2的交叉區域都將呈現為非透光狀態。而在掩模版的其他區域中，由于沒有形成如上所述的電場，因此電解質層111中的金屬元素可以以離子形式存在，進而使得掩模版的相應區域呈透光狀態。綜上，可以形成具有如圖4所示的圖案的掩模版。
73.然后，如圖5所示，通過閉合開關器件sh3、sh4、sv3和sv4并斷開開關器件sh1、sh2、sv1和sv2，使第一控制電極h3和第二控制電極v3的交叉區域中被施加有從第二控制電極v3指向第一控制電極h3的電場，相應地，該區域的電解質層111中的金屬離子將向第一控制電極h3移動，進而沉積在該區域的第一電解材料層112上，這樣，掩模版的第一控制電極h3和第二控制電極v3的交叉區域將處于非透光狀態。類似地，第一控制電極h3與第二控制電極v4的交叉區域、第一控制電極h4與第二控制電極v3的交叉區域以及第一控制電極h4與第二控制電極v4的交叉區域都將呈現為非透光狀態。而在掩模版的其他區域中，由于沒有形成如上所述的電場，因此金屬元素可以保持為其原有的狀態，也就使得第一控制電極h1與第二控制電極v1的交叉區域、第一控制電極h1與第二控制電極v2的交叉區域、第一控制電極
h2與第二控制電極v1的交叉區域以及第一控制電極h2與第二控制電極v2的交叉區域仍然保持為非透光狀態，而剩余區域保持為透光狀態。綜上，可以形成具有如圖6所示的圖案的掩模版。
74.在一些實施例中，為了實現對掩模版上的圖案的自動控制，可以基于所要形成的一個或多個掩模版圖案產生施加到每個第一控制電極上的第一控制信號和施加到每個第二控制電極上的第二控制信號。第一控制信號和第二控制信號可以直接施加到第一控制電極和第二控制電極上，或者可以通過相應的開關器件(如圖2、圖3和圖5所示)施加到第一控制電極和第二控制電極上。通過設置第一控制信號和第二控制信號在每個時間段中的電平狀態，可以自動、連續地改變掩模版的其中包含重疊的第一控制電極的至少一部分和第二控制電極的至少一部分的像素區域的透光狀態，在一些情況下可以省去開關器件，或者避免手動地改變各個開關器件的閉合或斷開狀態。
75.可以理解的是，在其他具體示例中，掩模版中可以包括更多或更少的第一控制電極和第二控制電極。例如，可以在掩模版上形成數目為1000～100000的第一控制電極和數目為1000～100000數目的第二控制電極，進而形成在1000x1000～100000x100000量級數目的像素區域，在此不作限制。此外，在一些實施例中，根據控制電源的第一極和第二極(陽極和陰極)的方向的不同，金屬也可能被沉積在第二電解材料層131上以形成非透光區域，在此不作限制。進一步地，根據期望得到的掩模版圖案，可以在形成掩模版圖案的每一步驟中分別控制不同數量的、連接到不同的控制電極的開關器件的閉合或斷開狀態，在此不作限制。
76.另外，當需要擦除或改變掩模版上的圖案，即改變掩模版上的一個或多個像素區域的透光狀態，使該掩模版可以用于另一不同結構的制備時，可以將控制電源反向，即對調控制電源的第一極和第二極(陽極和陰極)，并結合相應的開關器件的斷開或閉合，使得沉積在非透光區域中的金屬脫出并溶解到電解質層111中以離子形式存在，從而使得該區域轉換為透光狀態。
77.為了簡化控制電路層的結構，使用盡可能少的開關器件或控制信號來實現對掩模版中的每個像素區域的透光狀態的控制，如圖1、圖2、圖3和圖5所示，第一控制電極121可以為沿第一方向延伸的第一條狀電極，且多個第一控制電極121可以彼此電隔離地排列在第一控制電路層120中，以使得能夠單獨控制每個第一控制電極121上施加的電壓。類似地，第二控制電極131可以為沿垂直于第一方向的第二方向延伸的第二條狀電極，且多個第二控制電極131可以彼此電隔離地排列在第二控制電路層130中，以使得能夠單獨控制每個第二控制電極131上施加的電壓。且通過設置第一條狀電極和第二條狀電極，可以方便地形成第一控制電極和第二控制電極之間的交叉區域，而無需在制備掩模版的過程中進行復雜的對準。然而可以理解的是，在其他一些實施例中，也可以采用其他形式來布置控制電極131，只要能夠獨立地控制第一控制電極121和第二控制電極131的在掩模版厚度方向上的重疊部分上所施加的電場，就可以控制每個交叉區域的透光狀態，在此不作限制。例如，當掩模版的面積較大時，可以在同一水平方向或豎直方向上設置兩個或更多個第一條狀電極或第二條狀電極，以避免所施加的控制信號在電極的不同區域上的過大衰減等。
78.在一些實施例中，第一控制電路層120中的被第一控制電極121所占據的區域面積與未被第一控制電極121所占據的區域面積的比例可以為100％～1000％。類似地，第二控
制電路層130中的被第二控制電極131所占據的區域面積與未被第二控制電極131所占據的區域面積的比例可以為100％～1000％。一方面，比例越大，控制電極在相應的控制電路層中所占的區域面積越大，因此當該區域被設置為非透明區域時，其阻擋紫外光的效果可以更好，尤其是在由多個交叉點區域形成一個像素區域的情況下，像素區域中相鄰電極之間的空隙更小，因而擋光性能也就更好。但是，由于在同一控制電路層中的控制電極之間的間距較小，可能導致制備控制電極陣列的難度升高，例如由于鄰近效應等導致相鄰的控制電極之間的間距比設計間距更小或甚至為零，導致相鄰的控制電極的短路等情況。另一方面，比例越小，則有助于控制電極陣列的制備難度，但相應地，當同一控制電路層中的控制電極之間的間距較大時，對紫外光的阻擋效果可能會變差，尤其是在由多個交叉點區域形成一個像素區域的情況下，當期望把該像素區域調整為非透光狀態時，控制電極之間的空隙可能會導致一定程度的漏光。
79.在一些實施例中，第一控制電路層120中的被第一控制電極121所占據的區域面積與未被第一控制電極121所占據的區域面積的比例可以等于第二控制電路層130中的被第二控制電極131所占據的區域面積與未被第二控制電極131所占據的區域面積的比例。這樣，每個交叉點區域在水平和豎直方向上的分布情況將是基本上相同的，且有助于簡化掩模版的制備工藝。
80.在一些實施例中，第一控制電路層120中的多個第一控制電極121可以呈周期性地排列，類似地，第二控制電路層130中的多個第二控制電極131可以呈周期性地排列。這樣，每個交叉點區域或者每個像素區域的大小可以是彼此相等的。進一步地，第一控制電路層120中的多個第一控制電極121的排列周期可以為50nm～50μm，類似地，第二控制電路層130中的多個第二控制電極131的排列周期可以為50nm～50μm。例如，在一具體示例中，第一控制電路層120中的多個第一控制電極121的排列周期可以為5μm，和/或第二控制電路層130中的多個第二控制電極131的排列周期可以為5μm?？梢岳斫獾氖?，控制電極的排列周期越小，掩模版所能達到的圖案精度就可以越高，但相應地掩模版的制造工藝可能越難，制造成本可能越高。
81.在一些實施例中，第一控制電路層120中的多個第一控制電極121的排列周期可以等于第二控制電路層130中的多個第二控制電極131的排列周期。這樣，每個交叉點區域在水平和豎直方向上的分布情況將是基本上相同的，且有助于簡化掩模版的制備工藝。
82.為了避免控制電路層對掩模版的透光狀態造成干擾，可以采用對紫外光透明且具有一定導電性的材料來形成第一控制電極121和第二控制電極131。例如，在一些實施例中，第一控制電極121可以包括氧化銦錫(ito)、鋁摻雜的氧化鋅、導電金剛石和導電氮化鋁(aln)中的至少一者。類似地，第二控制電極131可以包括氧化銦錫(ito)、鋁摻雜的氧化鋅、導電金剛石和導電氮化鋁(aln)中的至少一者。在一些實施例中，第一控制電路層120的厚度可以為10nm～100nm。類似地，第二控制電路層130的厚度可以為10nm～100nm。此外，第一控制電極121的電阻率通常小于電解反應層110的電阻率，且第二控制電極131的電阻率通常也小于電解反應層110的電阻率，這樣使得所需的電場可以基本上均勻地分布在控制電極對應的區域中，且避免相鄰的交叉點區域或像素區域之間電場的干擾。另外，電解反應層110、第一控制電路層120和第二控制電路層130的總厚度可以在100μm以下，以避免厚度過大導致掩模版的透光狀態和非透光狀態之間的切換過慢。
83.此外，在本公開的一些實施例中，如圖1所示，掩模版還可以包括基板140，其中第一控制電路層120、電解反應層110和第二控制電路層130可以依次沉積在基板140上。換句話說，基板140可以用作對其上各層的支撐。其中，基板140可以由對紫外光透明的石英玻璃或氟化鈣玻璃等制成。
84.在本公開的掩模版中，利用透明的控制電極陣列來控制其間的電解反應層中的金屬和絡合離子，實現可逆的金屬薄膜電鍍，進而實現對掩模版中的各個像素區域的透光狀態的調節。這樣，可以基于所需的器件或芯片結構的數據文件直寫形成相應的掩模版圖案，且同一掩模版上的掩模版圖案可以擦寫，實現了掩模版的可重復使用，提高了掩模版的使用效率，降低了器件或芯片的制造成本，避免了在傳統的光刻中掩模版成本過高所導致的一系列問題。在本公開的示例性實施例中，控制電路層中的控制電極陣列的周期可以在100nm甚至更小，結合四倍(4x)縮小的投影曝光可以滿足28nm工藝節點的需求，結合雙重圖形工藝(lele)方法等技術可以滿足14nm甚至更先進工藝節點的需求，從而能夠實現集成度高的小批量芯片的可靠且低成本的生產。
85.在本公開的一示例性實施例中，還提出了一種光刻裝置。如圖7所示，該光刻裝置可以包括如上所述的掩模版100和控制模塊200。其中，控制模塊200可以被配置為根據版圖產生分別施加到多個第一控制電極121的多個第一控制信號和多個第二控制電極131的多個第二控制信號，以使得掩模版100中的像素區域的透光狀態分別與版圖中的相應圖層對應。具體而言，控制模塊200可以包括用于產生與器件或芯片的版圖中的一個或多個圖層對應的多個掩模版圖案、并根據各個掩模版圖案產生相應的第一控制信號和第二控制信號的數字控制單元210，以及用于分別根據每組第一控制信號和第二控制信號來改變掩模版中各個像素區域的透光狀態的掩模驅動單元220。
86.在本公開實施例的光刻裝置中，如果采用線寬在100nm精度的掩模版結合4x縮小投影和lele等技術，利用10000x10000的像素區域，每次曝光的面積可以在0.25x0.25mm2左右。在這種情況下，光刻裝置可以經過1600次結合工件臺1～2nm級別的定位控制、同步掩模版的動態調節和曝光，實現在10分鐘左右的時間內完成對1cm2級芯片的曝光。在32nm線寬精度，這個曝光速度是最先進的電子束曝光機的100倍以上。綜上，可以通過可重復使用、可擦寫的僅一塊或少數幾塊掩模版，高效且準確地完成復雜的器件或芯片的制造，降低了器件或芯片的制造成本，有利于器件或芯片的快速更新、批量生產和更好地滲透市場。
87.在本公開的一示例性實施例中，還提出了一種用于制造掩模版的方法，如圖8所示，該方法可以包括：
88.步驟s810，提供基板；
89.步驟s820，在基板上形成圖案化的第一控制電路層，第一控制電路層包括多個第一控制電極；
90.步驟s830，在第一控制電路層上形成電解反應層；以及
91.步驟s840，在電解反應層上形成圖案化的第二控制電路層，第二控制電路層包括多個第二控制電極；
92.其中，掩模版中的像素區域的透光狀態被配置為由像素區域中包含的第一控制電極的至少一部分和第二控制電極的至少一部分之間的控制電壓決定，控制電壓可以通過控制電解反應層中的金屬的沉積量來控制像素區域的透光狀態。
93.在形成圖案化的第一控制電路層和第二控制電路層的過程中，可以采用激光直寫或電子束直寫的方式，或者也可以基于另一掩模版采用光刻的方式來形成圖案化的第一控制電路層和第二控制電路層。當第一控制電路層和第二控制電路層中的被控制電極占據的區域面積與未被控制電極占據的區域面積的比例、控制電極陣列的周期等參數相同時，可以采用同一掩模版在不同的方向(例如，彼此垂直的方向)上形成第一控制電路層和第二控制電路層，以降低制造成本。
94.進一步地，在一些實施例中，在第一控制電路層上形成電解反應層可以包括：
95.依次將第一電解材料層、電解質層和第二電解材料層層壓在一起以形成電解反應層；以及
96.將電解反應層形成在第一控制電路層上，其中，第一電解材料層位于第一控制電路層與電解質層之間。
97.其中，當第一電解材料層、電解質層和第二電解材料層呈連續薄膜狀時，采用這種方式形成電解反應層將是非常簡便且低成本的。而如果第一電解材料層、電解質層和第二電解材料層中存在一定的圖案化，則可以采用激光直寫、電子束直寫或基于另一掩模版的方式來形成相應的圖案化的層。如果第一電解材料層、電解質層和第二電解材料層具有相同的圖案化方式，則可以先層壓形成第一電解材料層、電解質層和第二電解材料層的復合體，再進行圖案化處理。
98.或者，在另一些實施例中，在第一控制電路層上形成電解反應層可以包括：
99.在第一控制電路層上形成第一電解材料層；
100.在第一電解材料層上形成電解質層；以及
101.在電解質層上形成第二電解材料層。
102.當采用這種方式來形成電解反應層時，可以方便地在每一層中根據需要沉積呈連續薄膜狀或圖案化的對應材料。
103.雖然已經描述了本公開的示例性實施例，但是本領域技術人員應當理解的是，在本質上不脫離本公開的精神和范圍的情況下能夠對本公開的示范實施例進行多種變化和改變。因此，所有變化和改變均包含在權利要求所限定的本公開的保護范圍內。本公開由附加的權利要求限定，并且這些權利要求的等同也包含在內。